Published November 4, 2022
| Version v1
Publication
Reconocedor reconfigurable de patrones de bits basado en jerarquía de memoria
Description
Reconocedor reconfigurable de patrones de bits basado en jerarquía de memoria que comprende una pluralidad de circuitos digitales organizados en dos niveles de memoria: principal y secundaria. El reconocedor de la invención permite identificar un conjunto
Additional details
- URL
- https://idus.us.es/handle//11441/138956
- URN
- urn:oai:idus.us.es:11441/138956
- Origin repository
- USE