La automatización del diseño analógico ha experimentado en los últimos años, un notable avance. La popularidad alcanzada por los circuitos ASICs, y la constatación de que la mayor parte de ellos contiene una importante circuitería analógica, son las causa
A CAD tool for analog circuit synthesis is presented. This tool, called FASY, uses fuzzy–logic based reasoning to select one topology among a fixed set of alternatives. For the selected topology, a two–phase optimizer sizes all elements to satisfy the performance constrains minimizing a cost function. In FASY, the decision rules used in the...
We have developed a collection of tools for the design, modeling, and test of analog circuits. Sharing a common fuzzy-logic based framework, the tools are part of FASY (Fuzzy-Logic-Based Analog Synthesis), an analog design package developed at the University of Seville. The first tool uses fuzzy logic for topology selection of analog cells. It...
Se presenta una herramienta para la selección de topologías a partir de unas especificaciones de entre un conjunto de topologías alternativas fijas empleando lógica borrosa. Las reglas de decisión empleadas pueden proceder del conocimiento de un diseñador experto o ser generadas automáticamente mediante un procedimiento de aprendizaje a partir...
Presentamos a continuación una herramienta para la detección y clasificación de faltas en circuitos analógicos a partir de un reducido conjunto de medidas. Se emplea una estructura formada por neuronas borrosas, que permite el reconocimiento de regiones de clasificación de forma arbitraria. Permitiendo la realización de tests tanto funcionales...
Airfield ground lighting (AGL) systems are responsible for providing visual reference to aircrafts in the airport neighborhood. In an AGL system, a large number of lamps are organized in serial circuits and connected to current regulators that supply energy to the lamps. Controlling and monitoring lamps (including detection and location of...
Partial discharge (PD) analysis has been widely used to detect premature degradation of power cables. Although there are recognized techniques for PD analysis, there is still lack of knowledge about measuring and modeling this phenomenon. This paper proposes a new model based on time domain parameters of the PD signal envelope. The proposed...
En este artículo se presenta la realización sobre FPGA de un circuito con 16 filtros digitales. Un cambio en la entrada es validado cada vez que tres muestras consecutivas toman el mismo valor. El dato muestreado es accesible mediante protocolo VME estándar, incluyendo daisy-cbain para la gestión de interrupciones. El circuito de acceso VME se...
This paper presents the hardware architecture of a System on Chip (SoC) implemented in an ASIC. It has been designed for a wide range of applications and will be used in a power line modem. A set of reusable cells based on AMBA standard has been also designed, included memory, interrupt controller and peripherals. Presented architecture...